# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-212799

(43) Date of publication of application: 18.09.1991

(51)Int.CI.

G08C 19/02

(21)Application number: 02-009154

(71)Applicant: YOKOGAWA ELECTRIC CORP

(22)Date of filing:

18.01.1990

(72)Inventor: AKIYAMA CHUJI


TANAKA TOSHIYUKI

# (54) TWO-WIRE TYPE GAUGE

### (57) Abstract:

PURPOSE: To easily detect abnormality by driving a built-in self-diagnostic circuit by the 2nd voltage to be raised fasted than a processor in the two-wire type gauge for converting a physical value to be measured into an electric signal, processing the electric signal by a microprocessor and transmitting the processed signal to a load as a current signal through two transmission lines.

CONSTITUTION: The level of a terminal voltage generated between both the ends of two transmission lines I1, I2 is converted by a switching regulator 13 built in the two-wire type gauge 16 to form the 1st voltage and the terminal voltage is stabilized by a regulated power supply circuit 17 to form the 2nd voltage. The self-



diagnostic circuit 18 including a reset signal generating circuit 20 and an abnormality detecting circuit 21 is driven by the 2nd voltage to execute the ON, stop and reduction of the terminal voltage, the monitor of the 1st voltage and the output of an initializing signal and an alarm signal. Thus, counterplan for abnormal operation can easily be executed by detecting the abnormality of an environment condition by the microprocessor 14 connected to the regulator 13.

## **LEGAL STATUS**

[Date of request for examination]
[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japanese Patent Office

1112

(19)日本国特許庁 (JP)

# (12) 特 許 公 報 (B 2)

(11)特許番号

# 第2753592号

(45)発行日 平成10年(1998) 5月20日

(24)登録日 平成10年(1998) 3月6日

(51) Int.Cl.<sup>6</sup>

G08C 19/02

識別記号

FΙ

G08C 19/02

Α

請求項の数1(全 7 頁)

(21)出願番号	特顧平2-9154	(73) 特許権者	999999999 横河軍機株式会社	
(22)出願日	平成2年(1990)1月18日	(72) 発明者	東京都武藏野市中町2丁目9番32号 秋山 忠次	
(65)公開番号 (43)公開日	特開平3-212799 平成3年(1991)9月18日	(12/)(3/14	東京都武藏野市中町2丁目9番32号河電機株式会社内	横
審查請求日	平成8年(1996) 2月23日	(72)発明者	田中 俊行	
			東京都武蔵野市中町2丁目9番32号 河電機株式会社内	横
		(74)代理人	弁理士 東野 博文	
		審査官	山川 雅也	

## (54) 【発明の名称】 2線式計器

1

# (57)【特許請求の範囲】

【請求項1】負荷側から2線の伝送線を介して電源の供給を受けて測定すべき物理量を電気信号に変換しこれをマイクロプロセッサにより信号処理をして前記伝送線を介して前記負荷に電流信号として伝送する2線式計器において、前記伝送線の両端に発生する端子電圧のレベルを変換して第1電圧を作るスイッチングレギュレータと、前記端子電圧を作るスイッチングレギュレータと、前記端子電圧を作るスイッチングレギュレータと、前記端子電圧を作るスイッチングレギュレータと、前記端子電圧を作る安定化して第2電圧を作る安定化の投入・停止・低下と前記第1電圧の監視を実行して初期化信号と警報信号とを出力する自己診断回路と、前記第1電圧によって動作し前記初期化信号と前記警報信号により制御される前記マイクロプロセッサを含む信号処理手段とを具備することを特徴とする2線式計器。

【発明の詳細な説明】

2

#### <産業上の利用分野>

本発明は、負荷側から2線の伝送線を介して電源の供給を受けて測定すべき物理量を電気信号に変換しこれをマイクロプロセッサにより信号処理をして伝送線を介して負荷に電流信号として伝送する2線式計器に係り、特にこの2線式計器の環境条件の異常を検出するように改良された2線式計器に関する。

#### <従来の技術>

第8回は従来のいわゆる2線式計器の構成の概略を示 10 す構成図である。

マイクロプロセッサを含む2線式計器10は、負荷11側から直流電源12により2線の伝送線11、12を介して入力端子T1、T2を通じて電流の供給を受けてこの電流から回路電源を作ると共に測定すべき物理量を検出してこれを電流信号の変化として、同一の伝送線11、12を通じて例

えば4~20mAの統一された統一電流Lの形で負荷11に伝達する。

このうち最小の電流は4mAであるが、通常この電流はゼロ点の調整・確認のため3.2mA~3.6mA程度での動作が要求され、2線式計器10での消費電流に対する制限が大きい。特に、最近は多機能化の要求を満たすためこの2線式計器10にマイクロコンピュータが導入されその電力に対する要求が厳しくなっている。

その電源回路の具体的な構成の1例を第9図に示す。 入力端子T1、T2には端子電圧V+として通常10V程度が 供給され、マイクロプロセッサ14の電源電圧Vcは5Vなの で、この電圧差を利用して供給電流を増加させるために スイッチングレギュレータ13が用いられている。

スイッチングレギュレータ13はその入力端子T1、T2の両端にコンデンサC1が接続され、スイッチSV1とコイルい1との直列回路を介してマイクロプロセッサ14の電源回路に接続され、コイルL1の両端にはダイオードD1とコンデンサC2の一端がそれぞれ接続され、これ等の他端は入力端子T2に接続されている。

この電源電圧Vcは制御回路15で検出され内蔵された所 20 定の基準値と比較されて比較信号が例えばアンドゲート に印加され、このアンドゲートの他端に印加されている 内蔵された発掘器からの周波数の高い発掘周波数を比較 信号でオン/オフ制御してこのアンドゲートの出力端に 得られるスイッチング信号によりスイッチSV1をオン/オフ制御する。

スイッチSW1が閉じられるとコイルル1に電流が注入され、次にスイッチSW1が開かれると、この間はコイルL1に蓄積されたエネルギがダイオードD1を介して放出され電源電圧Vcが作られる。

この場合の電源電圧Vcは制御回路15に内蔵されている 基準電圧を変更してスイッチSV1の開閉時間を変えて任 意に変えることができる。

#### <本発明が解決しようとする課題>

しかしながら、電子電圧Vrと統一電流ILについては、例えば12V≤Vr≤45V、4mA≤IL≤20mAなどの動作範囲の仕様であるが、これを外れた場合でも異常な動作をしないことが要求される。特に、Vr<12V、IL<4mAのように信号処理回路としてのマイクロプロセッサ14に十分な電力を供給できない場合にも異常動作を防止する必要があ 40 る。

演算増幅器などのアナログ回路のみで信号処理回路を 構成しているときにはこの様な異常時の出力をダウンさ せるのは比較的容易であったが、マクロプロセッサが信 号処理回路として使用されるときに初期化 (リセット) と警報が確実に実行されないと異常動作を起こす機会が 多くなり、安定性を欠くという問題がある。

#### <課題を解決するための手段>

本発明は、以上の課題を解決するために、負荷側から して動作し対応する定電圧Vxを出力端に出力するが、こ 2線の伝送線を介して電源の供給を受けて測定すべき物 50 の安定化電源回路17は端子電圧Vxが回路が動作出来る電

4

理量を電気信号に変換しこれをマイクロプロセッサにより信号処理をして伝送線を介して負荷に電流信号として伝送する2線式計器において、伝送線の両端に発生する端子電圧のレベルを変換して第1電圧を作るスイッチングレギュレータと、端子電圧を安定化して第2電圧を作る安定化電源回路と、この第2電圧によって動作し端子電圧の投入・停止・低下と第1電圧の監視を実行して初期化信号と警報信号とを出力する自己診断回路と、第1電圧によって動作し初期化信号と警報信号により制御されるマイクロプロセッサを含む信号処理手段とを具備するようにしたものである。

#### 〈作 用〉

スイッチングレギュレータにより伝送線の両端に発生する端子電圧のレベルを変換して第1電圧を作ると共に 安定化電源回路により端子電圧を安定化して第2電圧を 作る。

自己診断回路はこの第2電圧によって動作し端子電圧 の投入・停止・低下と第1電圧の監視を実行して初期化 信号と警報信号とを出力する。

そして、マイクロプロセッサはこの第1電圧によって 動作され初期化信号と警報信号により制御されるように して環境条件の異常を検出する。

#### <実施例>

以下、本発明の実施例について図を用いて説明する。 第1図は本発明の1実施例の構成を示すブロック図である。なお、第8図と第9図に示す回路と同一の機能を有する要素には同一の符号を付して適宜にその説明を省略する。

16は2線式計器であり、この2線式計器16はスイッチングレギュレータ13、安定化電源回路17、自己診断回路18、およびマイクロプロセッサを含む信号処理回路19などにより構成されている。そして、信号電圧Vsは入力端子T1とT2にそれぞれ接続された伝送線11、12に直列に接続された抵抗R1の両端で検出されて信号処理回路19に出力され、ここで信号処理がなされて出力端子Toに出力される。

スイッチングレギュレータ13は端子電圧Vrが入力され、これをレベル変換して信号処理回路19に第1電圧として回路電圧Vcを出力するが、端子電圧Vrの入力に対して回路電圧Vcの立上りが遅くしかも負荷電流も大きいので、回路電圧Vcが安定になるのは安定化電源回路17より一般に後になる。

安定化電源回路17は端子電圧Vrが入力され、その出力端に第2電圧として定電圧Vxを出力する。この安定化電源回路17は、トランジスタQ1、抵抗R2、ツエナダイオードD2などで構成されている。そして、端子電圧Vrが抵抗R2とツエナダイオードD2との直列回路に印加されてツエナダイオードD2の両端に発生したツエナー電圧を基準として動作し対応する定電圧Vxを出力端に出力するが、この安定化電源回路17は端子電圧Vrが回路が動作出来る電

圧まで上がると直ちに動作して定電圧Vxを自己診断回路 18に出力することができる。

なお、第1図では安定化電源回路17としてトランジスタを用いる構成として説明したが、このトランジスタQ1は必ずしも必要ではなく、抵抗R2とツエナダイオードD2の直列回路としてこのツエナダイオードD2の両端の電圧を定電圧Vxとする構成としても良い。

自己診断回路18は、抵抗R3、R4、R5、R6、コンデンサC3、ヒステリシスを持つインバータQ2、R/SフリップフロップFF1、比較器Q3、基準電圧源E1などで構成されるリセット信号発生回路20と、抵抗R7、R8、基準電圧源E2、比較器Q4などで構成される異常検知回路21などで構成されている。

まず、リセット信号発生回路20について説明する。

定電圧Vxを抵抗R3とR4で分圧した分圧電圧がインバータQ2の入力端に印加される。インバータQ2の出力端はR/SフリップフロップFF1のセット端子Sに接続されている。このリセット端子Rは、スイッチングレギュレータ13の出力である回路電圧Vcを抵抗R5とR6で分圧された分圧電圧が非反転入力端(+)に印加され反転入力端

(一) には基準電圧E1が印加された比較器Q3の出力端が接続されている。そして、R/SフリップフロップFF1の出力端Qからリセット信号RSが信号処理回路19に出力されている。

以上の構成で、電源が投入されるとインバータQ2を介してR/SフリップフロップFF1がセットされる。

一方、回路電圧Vcは端子電圧Vrが立ち上がっても暫くの間は正規の電圧とはならず、このためR/SフリップフロップFF1のリセット端子Rはローレベルに保持されその出力端Qからマイクロプロセッサを含む信号処理回路 3019にリセット信号(初期化信号)RSを与え続けている。しかし、回路電圧Vcがある値、例えば信号処理回路19が動作する最低電圧に対応する基準電圧E1を越えると比較器Q3の出力がハイレベルに反転しR/SフリップフロップFF1のリセット端子Rをハイレベルにしてその出力端Qに出ていたリセット信号RSを解除する。この回路電圧Vcの最低の値としては例えば4.75Vなどが選択される。以上のようにしてマイクロプロセッサは確実に初期化される。

次に、異常検知回路21について説明する。通常、スイ 40 る。 ッチングレギュレータ13などにはコンデンサが含まれて いるので外部電源が低下しても直ぐに回路が死ぬことは 号C ない。

そこで、この異常検知回路21が外部電源としての直流電源12の電圧の異常低下を早期に検知して警報信号ALを信号処理回路19に出力する。この異常低下を検知する値としては、例えば仕様最低電圧などが選定され、これは基準電圧E2で設定される。

信号処理回路19はこの警報信号ALを検知すると重要な に警報信号としてダウパラメータの退避、或いは動作の固定などを行い異常動 50 構成したものである。

6

作を防止する。

第2図はリセット信号発生回路の第2の実施例を示す 回路図である。

これは、回路電圧Vcが、例えば4.75V以下なら電源投入直後と想定される場合に、回路電圧Vcの検知が電源投入を兼ねるように構成したものである。

比較器Q4の出力をインバータQ5を介してリセット信号 RSを取り出す。なお、比較器Q4にはヒステリシスを持た せるために抵抗R9で正帰還がかけられている。

10 第3図はリセット信号発生回路の第2の実施例を示す 回路図である。

この実施例はマイクロプロセッサなどは回路電圧Vcが4.75V以上になっても一定時間以上はリセットをかけ続ける必要がある。この様な場合に遅延回路によりリセット時間を長くするように構成したものである。

オア回路Q6の入力の一端にはリセット信号RSが、その他端には遅延回路DLで所定時間 r だけ遅延された遅延信号 ΔRSがそれぞれ入力され、オア回路Q6でこれ等の論理和が演算されてこの出力端に得られたリセット信号RS'20 により信号処理回路19をリセットする。

この場合のタイミング図を第4図に示す。(イ)に示すリセット信号RSに対して(ロ)に示す遅延時間  $\tau$  だけ遅延された遅延信号  $\Delta$  RSにより(ハ)に示すようにリセット信号RS'のパルス幅が拡大されている。

第5図は第3図に示す遅延回路DLの第2の実施例を示す回路図である。

この場合は、インバータQ7、抵抗R10、コンデンサC 4、ヒステリシスを持つインバータQ8により遅延回路を 構成している。

) 第6図はリセット信号発生回路の第3の実施例を示す 回路図である。

この場合は、R/SフリップフロップFF2、2 <sup>n + 1</sup> カウンタCTを用いて構成した場合を示している。

リセット信号RSはR/SフリップフロップFF2のセット端子Sに入力されると共にカウンタCTのリセット端Rに入力される。一方、カウンタCTのクロック端CLにはクロック信号CLKが入力され、その計数結は出力端QッからR/SフリップフロップFF2のリセット端子Rに出力され、その出力端Qから遅延されたリセット信号RS'が出力される

,:::<u>`</u>

リセット信号RSがローレベルになってからクロック信号CLKを2<sup>®</sup>数えて立ち上がり、その出力をR/SフリップフロップFF2のリセット端子Rに印加する。これによりその出力端Qから出される反転されたリセット信号RS'により信号処理回路19のリセットが解除される。

第7回は異常検知回路の他の実施例を示す回路図である。

この実施例は仕様より遥かに低い電圧を下回ったとき に警報信号としてダウン信号DWNをも出力できるように 構成したものである。 端子電圧VTを抵抗R8、R11、R12で分圧し、抵抗R8とR1 1との接続点の電圧を電圧E2が印加された比較器Q9の反 転入力端(-)に印加して、その出力端から信号処理回 路19にダウン信号DWNを出力する。

また、異常信号の検知としては第1回に示すスイッチングレギュレータ13のスイッチS以をオンにするデューテイが規定以上になったときには負荷電流が入力電流に比べて多くなっているので、これを検出して警報信号としても良い。

#### <発明の効果>

以上、実施例と共に具体的に説明したように本発明によれば、自己診断回路はマイクロプロセッサより早く立ち上がる第2電圧で動作するので、電源投入のときに確実に初期化をすることができ、また外部電源の低下・停電を検出しているのでマイクロプロセッサ側で異常動作を防止する対策が容易に行うことができる。さらに、第2電圧は簡単な安定化電源で構成するので電力利用率が低いが、これを利用するのは自己診断回路だけであり、信号処理回路はスイッチングレギレータの第1電圧を使

うので全体として電力の有効利用が可能となり、2線式 計器で重要な回路の低電力化を図ることができる。


8

#### 【図面の簡単な説明】


第1図は本発明の1実施例の構成を示すブロック図、第2図はリセット信号発生回路の第2の実施例を示す回路図、第3図はリセット信号発生回路の第2の実施例を示す回路図、第4図は第3図に示す回路の動作を説明するタイミング図、第5図は第3図に示す遅延回路の第2の実施例を示す回路図、第6図はリセット信号発生回路の第2の第3の実施例を示す回路図、第7図は異常検知回路の他の実施例を示す回路図、第8図は従来の2線式計器の構成の概要を示す構成図、第9図は第8図に示す電源回路の具体的な構成の1例を示すブロック図である。

10、16……2線式計器、11……負荷、12……直流電源、13……スイッチングレギュレータ、14……マイクロプロセッサ、17……安定化電源回路、18……自己診断回路、19……信号処理回路、20……リセット信号発生回路、21……異常検知回路。


【第2図】




(第3図)



$$RS$$
 $RIO$ 
 $T$ 
 $C4$ 
 $Q8$ 
 $\Delta RS$ 




【第4図】




(n) RS'


【第6团】



【第7図】



【第8図】



【第9図】

